языки vhdl и verilog

Вы должны , чтобы оставлять комментарии.

Вы можете или со своего сайта.

за ответами к этой записи через .

16:38. В рубрике: . Вы можете следить

В приложения вынесены справочные данные по языкам VHDL и Verilog.

Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов.

Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры – Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирования), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем.

Языки VHDL и Verilog в проектировании цифровой аппаратуры

Языки VHDL и Verilog в проектировании цифровой аппаратуры

Электронная Литературно-Инженерная Библиотека

Поляков А.К. «Языки VHDL и Verilog в проектировании цифровой аппаратуры» « Скачать